FPGANotSupported = Non pris en charge
FPGASupported = Pris en charge
FPGAUnknown = Inconnu
FPGAHdlRequired = Requiert un fichier HDL
#
# file/FileWriter.java
#
fileCreateHDLFile = Création d’un fichier HDL : %s
fileHDLFileExists = Le fichier HDL existe déjà : %s
fileCreateScriptFile = Création d’un fichier de script : %s
fileScriptsFileExists = Le fichier de script existe déjà : %s
fileUnableToCreate = Impossible de créer un fichier : %s
fileUnableToWrite = Impossible d'écrire dans le fichier : %s
#
# data/LedArrayDriving.java
#
LedDefault = Réseau de LED avec commande à broche unique
LedRowScanning = Balayage des rangées de la matrice de LED
LedColumnScanning = Balayage de la colonne de la matrice de LED
RgbDefault = Réseau RVB, commande à broche unique
RgbRowScanning = Balayage des lignes de la matrice RVB
RgbColScanning = Balayage des colonnes de la matrice RVB
#
# data/SevenSegmentScanningDriving.java
#
SevenSegDecoded = Matrice 7 segments avec décodeur externe
SevenSegScanningActiveLow = Matrice 7 segments avec sélection niveau bas
SevenSegScanningActiveHi = Matrice 7 segments avec sélection niveau haut
#
# data/ComponentMapParser.java
#
BoardMapErrorCD = BUG : Une erreur s’est produite pendant la création d’un document DOM.
BoardMapErrorPF = Une erreur s’est produite pendant la lecture du fichier.
BoardMapUnknown = Aucune erreur, ou une erreur inconnue s’est produite.
BoardMapWrongBoard = Le fichier chargé n’est pas un fichier de carte pour le circuit actuellement sélectionné.
BoardMapWrongCircuit = Le fichier chargé n’est pas un fichier de carte pour le niveau racine actuel.
#
# data/ConstantButton.java
#
FpgaMapSpecConst = Spécifier la valeur de la constante :
FpgaMapSpecErr = Vous devez spécifier la base de la constante : décimal ou hexadécimal (préfixe 0x) !
#
# data/IOComponentTypes.java
#
FpgaIoPin = Broche
FpgaIoPins = Broche %d
DipSwitchZero = Interrupteur 1 gauche
DipSwitchCW90 = Interrupteur 1 en haut
DipSwitchCCW90 = Interrupteur 1 en bas
SevenSegmentZero = Segment en haut
SevenSegmentCW90 = Segment a droite
SevenSegmentCCW90 = Segement a gauche
LEDArrayZero = row0 col0 left bottom
LEDArrayCW90 = row0 col0 gauche haut
LEDArrayCCW90 = row0 col0 droite bas
#
# data/MapComponent.java
#
MapOpen = Non connecté
#
# designrulecheck/CorrectLabel.java
#
IllegalChar = contient le caractère invalide « %c », veuillez renommer.
ReservedVerilogKeyword = est un mot-clé Verilog réservé, veuillez renommer.
ReservedVHDLKeyword = est un mot-clé VHDL réservé, veuillez renommer.
VerilogKeywordNameError = L'étiquette spécifiée est un mot-clé Verilog. Veuillez spécifier un autre nom.
VHDLKeywordNameError = L'étiquette spécifiée est un mot-clé VHDL. Veuillez spécifier un autre nom.
#
# designrulecheck/Netlist.java
#
BuildingNetlistFor = Construction de la Netlist pour le schéma « %s »
CircuitInfoString = Le circuit « %s » a %d fils et %d bus
DRCPassesString = Le circuit « %s » a passé le contrôle DRC
EmptyNamedSheet = Un des schémas de votre design n’a pas de nom. Ce n’est pas autorisé, veuillez spécifier un nom !
FoundBadComponent = Trouvé que le composant « %s » dans le circuit « %s »
HDL_CompNameIsLabel = Trouvé un ou plusieurs composants qui ont une étiquette identique au nom du circuit. Ceci n’est pas pris en charge.
HDL_DuplicatedLabels = Trouvé une ou plusieurs étiquettes dupliquées. Veuillez rendre les noms d'étiquettes uniques.
HDL_LabelInvalid = Trouvé une étiquette invalide.
HDL_noLabel = Trouvé un ou plusieurs composants sans étiquette. Veuillez les étiqueter ou utiliser la fonction annoter.
HDL_Tristate = Trouvé un pilote à trois états ou une ou plusieurs sorties flottantes pour un ou plusieurs composants. Ceci n’est pas pris en charge.
HDL_unsupported = Trouvé un ou plusieurs composants dans votre circuit qui ne sont pas pris en charge pour la génération HDL.
MultipleSheetSameName = Trouvé plus d’un feuille dans votre design avec le nom : « %s ». Ceci n’est pas autorisé. Veuillez vous assurer que toutes les feuilles ont un nom unique !
NetAdd_ComponentWidthMismatch = Trouvé deux composants connectés avec des largeurs de bits différentes.
NetList_BitwidthError = Trouvé une erreur de largeur de bit dans une connexion.
NetList_CircuitGated = ----> Instance pilotée
NetList_CircuitGatedNotGated = Trouvé un circuit utilisé avec des horloge à gated et non-gated (voir la liste des traces ci-dessous). Ceci n’est pas supporté !
NetList_CircuitNotGated = ----> Instance non pilotée
NetList_duplicatedSplitter = Trouvé des répartiteurs identique au même endroit.
NetList_emptynets = Trouvé un file non connecté !
NetList_GatedClock = Trouvé une horloge pilotée (gated clock). Attention le vrai matériel ne fonctionera pas corretement
NetList_GatedClockInt = ----> Ligne d’hologe pilotée intermédiaire
NetList_GatedClockSink = ----> Puit de la ligne d’hologe pilotée
NetList_GatedClockSource = ----> Source de la ligne d’hologe pilotée
NetList_IOError = Un ou plusieurs composants trouvés avec des broches d’E/S, ceci n’est pas supporté.
NetList_NoClockConnection = Composant trouvé avec une entrée d’horloge non connectée !
NetList_NoEndSplitterConnections = Répartiteur trouvé avec une ou plus broches connectées au réseau, mais pas au bus racine
NetList_NoSplitterConnection = Répartiteur trouvé qui ne transporte pas les signaux du bus aux sorties
NetList_NoSplitterEndConnections = Répartiteur trouvé avec une ou plusieurs broches de sortie non connectées.
NetList_PossibleGatedClock = Horloge trouvée pilotée au niveau racine ! Attention, du matériel réel pourrait ne pas fonctionner correctement !
NetList_ShortCircuit = Réseau avec plusieurs pilotes trouvé (court-circuit).
NetList_SourceWithoutSink = Source sans puits trouvée !
NetList_TraceListBegin = ===> Début de liste de traces
NetList_TraceListEnd = ===> Fin de la liste de traces
NetList_UnconnectedInput = Entrée non connectée (bit(s)) trouvée !
NetList_UnconnectedInputs = Composant trouvé avec une entrée non connectée !
NetList_UnconnectedOutput = Sortie non connectée (bit(s)) trouvée !
NetList_UnsourcedSink = Puits sans source trouvé !
NetListBuild = Génération de la netlist pour le circuit « %s » (%d/7)
NetMerge_BitWidthError = Tentative de fusion des réseaux de tailles différentes.
TopLevelNoIO = Le niveau supérieur « %s » n’a pas d’entrée(s) et/ou pas de sortie(s) !
#
# download/AlteraDownload.java
#
AlteraCofFile = Génération d’un fichier COF pour le flashage
AlteraDetectDevice = Cartes connectées détectées
AlteraErrorCof = Erreur de génération du fichier COF.
AlteraFlash = Flashage fichier binaire
AlteraFlashError = Une erreur s’est produite pendant l’opération de flashage
AlteraFlashFailure = Erreur flashage fichier binaire
AlteraJicFile = Génération d’un fichier JIC pour le flashage
AlteraJicFileError = Erreur lors de la création du fichier JIC.
AlteraNoCof = Erreur, aucun fichier COF trouvé.
AlteraNoSofFile = Fichier binaire  non présent, ne peut générer fichier JIC
AlteraOptimize = Optimiser le projet Altera
AlteraProgSof = Chargement du programmateur flash sur l’appareil.
AlteraProgSofError = Ficher « %s » non trouvé
AlteraProgSofFailure = Erreur lors du chargement du programmateur flash sur l’appareil.
AlteraProject = Création d’un fichier de projet Altera
AlteraSyntPRBit = Synthétisation Altera, P&R, et génération de fichier binaire ; cela peut prendre un certain temps.
#
# download/Download.java
#
FPGABoardNotConnected = Pas de carte FPGA connectée
FPGABoardSelection = Sélectionner la carte à programmer
FPGACancelWait = Annulation… veuillez patienter
FPGADownloadAborted = Téléchargement annulé
FPGADownloadBitfile = Téléchargement du design sur la carte.
FPGADownloadCancel = Non, annuler
FpgaDownloadInfo = Génération des fichiers FPGA et téléchargement ; cela peut prendre un certain temps.
FPGADownloadOk = Oui, téléchargement
FPGAExecutionFailure = Erreur trouvée dans l'étape « %s »
FpgaGuiCanceling = Annulation !
FPGAInterrupted = Interrompu par l’utilisateur.
FPGAInterruptedError = Téléchargment %s interrompu !
FPGAIOError = Exception E/S interne en %s de téléchargement
FPGAMapNotComplete = Tous les composants E/S n’ont pas été mappés sur la carte « %s » ; veuillez mapper tous les composants pour continuer !
FPGAMultipleBoards = Trouvé %d cartes attachées. Sélectionnez celle qui doit être programmée . . .
FPGANameContainsSpaces = Le fichier « %s » contient un espace.\nL’espace n’est pas permis par le moteur de synthèse HDL.\nVeuillez renommer votre fichier ou dossier sans espaces
FPGAState0 = Exécution de la vérification des règles de conception (DRC)
FPGAState1 = Génération des fichiers HDL (Hardware Description Language)
FPGAState2 = Vérification des ressources E/S de la carte.
FPGAState3 = Mappage des E/S ressources sur la carte
FPGAState4 = Création de scripts de téléchargement
FPGAStaticExecutionFailure = Erreur d’exécution.
FPGAVerifyMsg1 = Vérifiez que votre carte est connectée et que vous êtes prêt à télécharger.
FPGAVerifyMsg2 = Prêt à télécharger ?
#
# download/DownloadBase.java
#
FpgaIncompleteMap = Le circuit n’a pas été mappé en entier !
FpgaNotCompleteMap = Tous les composants n’ont pas été mappés.\nToutes les entrées non connectées seront mises à 0.\nToutes les sorties et E/S resteront déconnectées.\nContinuer ?
#
# download/VivadoDownload.java
#
VivadoBitstream = Générer un flux binaire
VivadoProject = Créer un projet Vivado
#
# download/XilinxDownload.java
#
XilinxBit = Génération d’un fichier binaire
XilinxContraints = Ajouter des contraintes
XilinxFlashMissing = Impossible de trouver le flash sur la carte « %s »
XilinxMap = Mappage du circuit
XilinxOpenFailure = Impossible d’accéder au fichier « %s »
XilinxPAR = Placement et routage du circuit
XilinxSynth = Synthétiser le projet
XilinxUsbTmc = Impossible de trouver le périphérique USBTMC
XilinxUsbTmcError = Impossible de télécharger via USBTMC
#
# download/OpenFpgaDownload.java
#
OpenFpgaGhdl = Conversion de la description VHDL
OpenFpgaYosys = Synthèse avec Yosys
OpenFpganNextpnr = Placement et routage avec nextpnr
OpenFpganEcppack = Génération du fichier bit Trellis
#
# file/PNGFileFilter.java
#
FpgaFilePng = Fichiers PNG (*.png)
#
# file/XMLFileFilter.java
#
BoardMapXml = Filtre de fichiers XML
#
# gui/BoardEditor.java
#
FpgaBoardCancel = Annuler
FPGABoardEditor = Éditeur de FPGA
FpgaBoardFpgaParam = Configurer le FPGA
FpgaBoardLoadExternal = Charger un circuit
FpgaBoardLoadFile = Choisir le fichier XML de description de circuit à charger
FpgaBoardLoadInternal = Circuit intégré au logiciel
FpgaBoardName = Nom du circuit :
FpgaBoardSave = Enregistrer
FpgaBoardSaveDir = Sélectionner le dossier dans lequel enregistrer le fichier :
FpgaBoardSelect = Sélectionner le circuit intégré à charger :
#
# gui/BoardManipulator.java
#
BoardManipLoad = Charger l’image du circuit
BoardManipLoadError = Erreur de chargement de l’image « %s »
BoardManipLoadPng = Choisir l’image de circuit FPGA à utiliser
BoardMapRelAll = Libérer tous les composants
BoardMapRelease = Libérer le composant
FpgaBoardOverlap = Régions se chevauchant trouvées ! Impossible de continuer !
#
# gui/BoardPainter.java
#
BoardMapConstant = Constante %s
BoardMapOpen = Non connecté
BoardMapValue = valeur
BoardPainterError = ERREUR INTERNE !
BoardPainterMsg1 = Cliquez ici pour ajouter une image de circuit.
BoardPainterMsg2 = L’image de circuit doit avoir une résolution d’au moins
BoardPainterMsg3 = %d x %d pixels (largeur x hauteur)
BoardPainterMsg4 = pour un rendu optimal.
BoardPainterMsg5 = L’image de circuit doit être en format PNG
BoardPainterMsg6 = Résolution actuelle : %d x %d
#
# gui/ComponentMapDialog.java
#
BoardMapActions = Actions :
BoardMapLoad = Charger un mappage
BoardMapMapped = Composants mappés :
BoardMapSave = Enregister le mappage
BoardMapTitle = Mapping composant vers circuit FPGA
BoardMapUMTooltip = <html>Sélectionnez un composant et placez le sur le circuit.<br>Pour développer un composant (Port, DIP, …) ou changer le type (Bouton<->Broche),<br>double-cliquez dessus.</html>
BoardMapUnmapped = Composants non mappés :
BoarMapFileSaved = Modifications enregistrées dans le fichier de mappage.
#
# gui/DialogNotification.java
#
FpgaBoardClose = Fermer
#
# gui/FPGAClockPanel.java
#
FpgaFreqDivider = Valeur du diviseur :
FpgaFreqFrequency = Fréquence :
FpgaFreqTitle = Options de l’horloge
FpgaFreqPreDivider = Pré-diviseur :
FpgaFreqPreMultiplier = pré-multiplicateur :
#
# gui/FPGACommander.java
#
FpgaGuiAnnotate = Annoter
FpgaGuiAnnotationDone = Annotation effectuée
FpgaGuiAnnotationMethod = Méthode d’annotation
FpgaGuiBoardSelect = Carte cible
FpgaGuiDownload = Télécharger seulement
FpgaGuiExecute = Exécuter
FpgaGuiExecution = Action
FpgaGuiHdlOnly = Générer le HDL uniquement
FpgaGuiIdle = Prêt
FpgaGuiMainCircuit = Niveau racine :
FpgaGuiProgress = Barre de progression
FpgaGuiRelabelAll = Réétiqueter tous les composants
FpgaGuiRelabelEmpty = N'étiqueter que les composants non étiquetés
FpgaGuiSettings = Options
FpgaGuiSoftwareSelect = Choix des outils de conception
FpgaGuiSyntAndD = Synthétiser et télécharger
FpgaGuiTitle = Synthétiser et télécharger :
FpgaGuiToolpath = Sélectioner le logiciel de %s
FpgaGuiWriteFlash = Écrire dans la mémoire flash
FpgaToolsNotFound = Outils requis non trouvés dans le dossier « %s » !
#
# gui/FPGAIOInformationSettingsDialog.java
#
FpgaRotationDefinition = Carte des composants options de rotation
FpgaBoardClkFreq = Fréquence d’horloge :
FpgaBoardClkLoc = Emplacement de la broche d’horloge :
FpgaBoardClkPin = Vous devez spécifier l’emplacement de la broche d’horloge !
FpgaBoardClkProp = Paramètres relatifs à l’horloge
FpgaBoardClkPul = Comportement résistance de charge de la broche d’horloge :
FpgaBoardClkReq = Vous devez spécifier la fréquence de l’horloge !
FpgaBoardClkStd = Broche d’horloge standard :
FpgaBoardFlashLoc = Emplacement de la flash :
FpgaBoardFlashType = Type de la Flash :
FpgaBoardFpgaFam = Famille de FPGA/CPLD
FpgaBoardFpgaFamMis = Vous devez spécifier la famille de FPGA !
FpgaBoardFpgaPack = Boîtier FPGA/CPLD :
FpgaBoardFpgaPacMis = Vous devez spécifier le package FPGA !
FpgaBoardFpgaPart = Modèle FPGA/CPLD :
FpgaBoardFpgaPartMis = Vous devez spécifier le modèle FPGA !
FpgaBoardFpgaProp = aramètres relatifs au FPGA/CPLD
FpgaBoardFpgaSG = Grade de vitesse FPGA/CPLD :
FpgaBoardFpgaSpeedMis = Vous devez spécifier la classe de vitesse du FPGA !
FpgaBoardFpgaVend = Fournisseur FPGA/CPLD :
FpgaBoardFracError = La fréquence de l’horloge ne peut pas être une fraction de Hz.
FpgaBoardFreqError = La fréquence d’horloge ne doit contenir que les caractères ‹ 0 ›…‹ 9 › et ‹ . › !
FpgaBoardJtagLoc = Emplacement FPGA/CPLD :
FpgaBoardJtagProp = Paramètres relatifs à la chaîne JTAG
FpgaBoardMiscProp = Paramètres divers
FpgaBoardPinUnused = Comportement des broches inutilisées du FPGA :
FpgaBoardUSBTMC = Téléchargement via USBTMC
FpgaIoActivity = %s activité :
FpgaIoDelete = Supprimer le composant
FpgaIoHeight = Hauteur :
FpgaIoInpPins = Définition de/des broche(s) d’entrée :
FpgaArrayDefinition = Définition de la matrice LED/RGB :
FpgaScanningDefinition = Définition matrice 7 segments
FpgaScanningDriving = Mode de pilotage
FpgaNrOfSegments = Nbr. de segments
FpgaNrOfDecodeBits = Nbr. de bits d’adresse
FpgaArrayDriving = Mode de conduite :
FpgaArrayRows = Nombre de lignes :
FpgaArrayCols = Nombre de colonnes :
FpgaIoIntError = Erreur de format des nombres entiers pour %s
FpgaIoIOPins = Définition de/des broche(s) IO :
FpgaIoLabel = Étiquette facultative :
FpgaIoLocation = %s localisation :
FpgaIoOutpPins = Définition de/des broche(s) de sortie :
FpgaIoPinLoc = Vous devez spécifier un emplacement pour %s !
FpgaIoProperties = propriétés
FpgaIoPull = Comportement résistance de charge :
FpgaIoRecProp = Rectangle
FpgaIoRectError = Le rectangle nouvellement spécifié chevauche un autre rectangle !
FpgaIoRectHNLE = La hauteur du rectangle est trop faible !
FpgaIoRectTHeigt = Le rectangle nouvellement spécifié est trop haut !
FpgaIoRectTWide = Le rectangle nouvellement spécifié est trop large !
FpgaIoRectWNLE = La largeur du rectangle est trop petite !
FpgaIoStandard = Norme E/S :
FpgaIoStrength = Force motrice :
FpgaIoWidth = Largeur :
FpgaIoXpos = Position X :
FpgaIoYpos = Position Y :
#
# gui/IOComponentSelector.java
#
FpgaBoardDefine = Définir un %s
FpgaBoardIOResources = Sélectionnez une ressource d’E/S :
#
# gui/ListModelCellRenderer.java
#
FATAL_MSG = ***** FATAL *****
SEVERE_MSG = ***** SEVERE *****
#
# gui/PartialMapDialog.java
#
FpgaBoardDone = Terminé
FpgaInputsMap = Mappage des entrées
FpgaIOsMap = Mappage des E/S
FpgaMapTo = -> mappé vers ->
FpgaNotMapped = non mappé
FpgaOutputsMap = Mappage des sorties
#
# menu/MenuFPGA.java
#
FPGACommander = Synthétiser et télécharger…
FPGAMenu = FPGA
#
# prefs/FPGAOptions.java
#
Browse = Parcourir
EditColHighlight = Composant défini, couleur de surbrillance :
EditColMove = Composant défini, couleur de déplacement :
EditColors = Couleurs de l'éditeur de carte
EditColResize = Composant défini, couleur pour redimensionnement :
EditColSel = Composant défini couleur :
FpgaGuiWorkspaceError = Le répertoire de l’espace de travail ne doit pas contenir d’espaces !
FpgaGuiWorkspacePath = Sélection du répertoire de l’espace de travail
FPGAHelp = Tous les paramètres pour FPGA-commander
FPGATitle = FPGA Commander paramètres
FPGAWorkSpace = Emplacement de l’espace de travail :
HDLLanguageUsed = Langage de description du matériel utilisé pour FPGA-commander :
MapColor = Couleur du composant mappé :
MapColors = Couleur mappage de carte :
ReporterOptions = Options du rapporteur DRC
SelectCol = Couleur des composants sélectionnable :
SelectMapCol = Couleur du composant mappé sélectionnable :
SelMapCol = Couleur du composant mappé sélectionné :
SupressGatedClock = Supprimez les avertissements d’horloge commandée dans le rapport de vérification des règles de conception.
SupressOpenInput = Supprimez les avertissements d’entrée ouverte dans le rapport de vérification des règles de conception.
Verilog = Verilog
VHDL = VHDL
VhdlKeywordUpperCase = Écrivez les mots-clés VHDL en majuscules
VhdlOptions = Options pour VHDL :
#
# prefs/SoftwaresOptions.java
#
ISEToolPath = Xilinx ISE répertoire des outils :
QuartusToolPath = Altera/Intel Quartus Prime répertoire des outils :
softwaresHelp = Définir les répertoires des logiciels tiers
softwaresQuestaPathButton = Naviguer…
softwaresQuestaPathLabel = Questa Advanced Simulator répertoire :
softwaresQuestaValidationLabel = Utilisez Questa Advanced Simulator pour valider les entités HDL
softwaresTitle = Logiciel tiers
VivadoToolPath = Xilinx Vivado répertoire des outils :
openfpgaToolPath = OpenFPGA ECP5 répertoire des outils (expérimental !) :
