FPGANotSupported = Brak wsparcia
FPGASupported = Obsługiwane
FPGAUnknown = Nieznane
FPGAHdlRequired = Wymagane przez HDL
#
# file/FileWriter.java
#
# ==> fileCreateHDLFile =
# ==> fileHDLFileExists =
# ==> fileCreateScriptFile =
# ==> fileScriptsFileExists =
# ==> fileUnableToCreate =
# ==> fileUnableToWrite =
#
# data/LedArrayDriving.java
#
# ==> LedDefault =
# ==> LedRowScanning =
# ==> LedColumnScanning =
# ==> RgbDefault =
# ==> RgbRowScanning =
# ==> RgbColScanning =
#
# data/SevenSegmentScanningDriving.java
#
# ==> SevenSegDecoded =
# ==> SevenSegScanningActiveLow =
# ==> SevenSegScanningActiveHi =
#
# data/ComponentMapParser.java
#
BoardMapErrorCD = Błąd przy tworzeniu dokumentu DOM.
BoardMapErrorPF = Błąd podczas przetwarzania załadowanego pliku!
BoardMapUnknown = Brak napotkanych błędów lub nieznany błąd.
BoardMapWrongBoard = Wczytany plik nie jest plikiem mapy dla aktualnie wybranej płytki.
BoardMapWrongCircuit = Wczytany plik nie jest plikiem mapy dla aktualnego toplevel.
#
# data/ConstantButton.java
#
FpgaMapSpecConst = Określ wartość stałej:
FpgaMapSpecErr = Stała powinna być podana w systemie dziesiętnym lub szesnastkowym (poprzedzona wartością 0x)!
#
# data/IOComponentTypes.java
#
FpgaIoPin = Pin
FpgaIoPins = Pin %d
# ==> DipSwitchZero =
# ==> DipSwitchCW90 =
# ==> DipSwitchCCW90 =
# ==> SevenSegmentZero =
# ==> SevenSegmentCW90 =
# ==> SevenSegmentCCW90 =
# ==> LEDArrayZero =
# ==> LEDArrayCW90 =
# ==> LEDArrayCCW90 =
#
# data/MapComponent.java
#
MapOpen = Niepodłączony
#
# designrulecheck/CorrectLabel.java
#
IllegalChar = zawiera niepoprawny znak „%c”, proszę zmień nazwę.
ReservedVerilogKeyword = jest zarezerwowanym słowem kluczowym Verilog, proszę zmień nazwę.
ReservedVHDLKeyword = jest zarezerwowanym słowem kluczowym VHDL, proszę zmień nazwę.
VerilogKeywordNameError = Podana etykieta jest słoem kluczowym Verilog. Proszę podaj inną nazwę.
VHDLKeywordNameError = Podana etykieta jest słowem kluczowym VHDL. Proszę podaj inną nazwę.
#
# designrulecheck/Netlist.java
#
BuildingNetlistFor = Lista budynków dla arkusza „%s”.
CircuitInfoString = Obwód „%s” posiada %d sieci i %d szyn.
DRCPassesString = Obwód „%s” przeszedł kontrolę DRC.
EmptyNamedSheet = Twój projekt zawiera arkusz z pustą nazwą, co nie jest dozwolone. Podaj proszę nazwę!
FoundBadComponent = Znalazłm że komponent „%s” w obwodzie „%s”.
HDL_CompNameIsLabel = Znaleziono jeden lub więcej komponentów, które mają etykietę równą nazwie układu. Nie jest to obsługiwane.
HDL_DuplicatedLabels = Znaleziono jedną lub więcej zduplikowanych etykiet. Upewnij się że nazwy etykiet są unikalne.
HDL_LabelInvalid = Znaleziono nieprawidłową etykietę.
HDL_noLabel = Znaleziono jeden lub więcej komponentów bez etykiety. Proszę nadaj im etykiety lub użyj funkcji adnotacji.
HDL_Tristate = Znaleziono sterownik trójstanowy lub pływające wyjście(a) jednego lub więcej komponentów. To nie jest obsługiwane.
HDL_unsupported = Znaleziono jeden lub więcej komponentów w twoim układzie, które nie są wspierane przy genererowaniu HDL.
MultipleSheetSameName = Znalazłem więcej niż jeden arkusz w twoim projekcie z nazwą: „%s”. Nie jest to dozwolone, upewnij się, że wszystkie arkusze mają unikalną nazwę!
NetAdd_ComponentWidthMismatch = Znaleziono dwa komponenty połączone razem ale używające różnej liczby bitów.
NetList_BitwidthError = Znaleziono problem z połączeniem bitów o różnej liczbie.
NetList_CircuitGated = ----> Bramkowy komponent
NetList_CircuitGatedNotGated = Znaleziono układ, który jest używany z bramkowanymi i nie bramkowanymi komponentami zegara (patrz lista śladów poniżej). To jest tylko dla najprostszych obsługiwanych przypadków!
NetList_CircuitNotGated = ----> Nieprzetworzona instancja
NetList_duplicatedSplitter = Znaleziono identyczne splittery w tej samej lokalizacji.
NetList_emptynets = Znaleziono niepodłączoną sieć!
NetList_GatedClock = Znalazłem bramkowany zegar. Bądź ostrożny, prawdziwy sprzęt może nie działać poprawnie!
NetList_GatedClockInt = ----> Linia pośredniego zegara bramkowego
NetList_GatedClockSink = ----> Zlewozmywak(y) bramkowanej linii zegara
NetList_GatedClockSource = ----> Źródło bramkowanej linii zegara
NetList_IOError = Znaleziono jeden lub więcej komponentów z pinami I/O, nie jest to obsługiwane.
NetList_NoClockConnection = Znalazłeś komponent z niepołączonym wejściem zegara!
NetList_NoEndSplitterConnections = Znaleziono splitter z jednym lub więcej pinami, które są podłączone do sieci, ale nie do magistrali głównej.
NetList_NoSplitterConnection = Znaleziono rozgałęźnik, który nie transportuje sygnałów z magistrali na zewnątrz.
NetList_NoSplitterEndConnections = Znaleziono splitter z jednym lub kilkoma niepołączonymi pinami fan-out.
NetList_PossibleGatedClock = Znaleziono możliwy bramkowany zegar na najwyższym poziomie! Bądź ostrożny, prawdziwy sprzęt może nie działać poprawnie!
NetList_ShortCircuit = Znaleziono sieć z wieloma sterownikami (zwarcie).
NetList_SourceWithoutSink = Znaleziono źródło bez (a) zlewozmywaka(ów)!
NetList_TraceListBegin = ===> Start listy śledzenia
NetList_TraceListEnd = ===> Koniec listy śledzenia
NetList_UnconnectedInput = Znaleziono niepołączone wejście (bit(y))!
NetList_UnconnectedInputs = Znalazłeś komponent z niepołączonymi wejściami!
NetList_UnconnectedOutput = Znaleziono niepodłączone wyjście (bit(y))!
NetList_UnsourcedSink = Znalazłeś zlewozmywak bez źródła!
NetListBuild = Tworzenie netlisty dla obwodu „%s” (%d/7)
NetMerge_BitWidthError = Próba łączenia sieci o różnej wielkości.
TopLevelNoIO = Górny poziom „%s” nie ma wejścia(ów) i/lub wyjścia(ów)!
#
# download/AlteraDownload.java
#
AlteraCofFile = Generowanie pliku współrzędnych dla flashingu
AlteraDetectDevice = Wykryte podłączone płytki
AlteraErrorCof = Plik współrzędnych generujący błędy.
AlteraFlash = Migający plik bitowy
AlteraFlashError = Podczas migania wystąpił błąd.
AlteraFlashFailure = Błąd migającego pliku bitowego.
AlteraJicFile = Generowanie pliku jic dla migającego pliku.
AlteraJicFileError = Błąd tworzenia pliku jic.
AlteraNoCof = Błąd, nie znaleziono pliku współrzędnych.
AlteraNoSofFile = Brak pliku bitowego Altera, nie można wygenerować pliku jic.
AlteraOptimize = Optymalizacja projektu Altera
AlteraProgSof = Ładowanie programatora flash na urządzenie.
AlteraProgSofError = Plik „%s” nie został znaleziony.
AlteraProgSofFailure = Błąd ładowania programatora flash na urządzeniu.
AlteraProject = Tworzenie plików projektu Altera
AlteraSyntPRBit = Synteza Altera, P&R, i generowanie pliku bitowego; może to trochę potrwać
#
# download/Download.java
#
FPGABoardNotConnected = Nie znaleziono podłączonej płytki FPGA.
FPGABoardSelection = Wybierz płytkę do zaprogramowania
FPGACancelWait = Przerywanie… proszę czekać
FPGADownloadAborted = Pobieranie przerwane.
FPGADownloadBitfile = Pobieranie projektu dla płytki.
FPGADownloadCancel = Nie, przerwanie pobierania.
FpgaDownloadInfo = Generowanie plików FPGA i pobieranie; może to chwilę potrwać
FPGADownloadOk = Tak, pobierz
FPGAExecutionFailure = Błąd znaleziony na etapie „%s”.
FpgaGuiCanceling = Anulowanie!
FPGAInterrupted = Przerwane przez użytkownika.
FPGAInterruptedError = %s pobieranie przerwane!
FPGAIOError = Wewnętrzny błąd I/O przy pobieraniu %s
FPGAMapNotComplete = Nie wszystkie komponenty I/O zostały zmapowane na tablicy „%s”; proszę zmapować wszystkie komponenty, aby kontynuować!
FPGAMultipleBoards = Znalazłem %d podłączonych płytek. Wybierz, którą z nich zaprogramować…
FPGANameContainsSpaces = Plik „%s” zawiera spację.\nSpacje nie są dozwolone przez silnik syntezy HDL.\n Proszę zmienić nazwę pliku i katalogu, aby nie zwierierały żadnych spacji.
FPGAState0 = Sprawdzanie reguł projektowania (DRC)
FPGAState1 = Wygeneruj pliki HDL
FPGAState2 = Sprawdź zasoby I/O na płytce
FPGAState3 = Mapuj zasoby I/O na płytce
FPGAState4 = Tworzenie skryptów pobrania
FPGAStaticExecutionFailure = Błąd podczas wykonywania.
FPGAVerifyMsg1 = Sprawdź, czy Twoja płytka jest podłączona i jesteś gotowy do pobrania.
FPGAVerifyMsg2 = Gotowy do pobrania?
#
# download/DownloadBase.java
#
FpgaIncompleteMap = Projekt nie jest całkowicie zamapowany!
FpgaNotCompleteMap = Nie wszystkie komponenty zostały zmapowane.\nWszystkie niezmapowane wejścia zostaną podłączone do 0.\nWszystkie niezmapowane wyjścia oraz I/O pozostaną niepodłączone.\nCzy chcesz kontynuować?
#
# download/VivadoDownload.java
#
VivadoBitstream = Generowanie strumienia bitów
VivadoProject = Tworzenie projektu Vivado
#
# download/XilinxDownload.java
#
XilinxBit = Generowanie pliku Bit
XilinxContraints = Dodawanie ograniczeń
XilinxFlashMissing = Nie można znaleźć pamięci Flash na płytce „%s”.
XilinxMap = Mapowanie projektu
XilinxOpenFailure = Brak dostępu do pliku „%s”.
XilinxPAR = Projekt miejsca i trasowania
XilinxSynth = Syntezuję projekt
XilinxUsbTmc = Nie udało się znaleźć urządzenia USBTMC
XilinxUsbTmcError = Nie udało się pobrać przez USBTMC
#
# download/OpenFpgaDownload.java
#
# ==> OpenFpgaGhdl = 
# ==> OpenFpgaYosys = 
# ==> OpenFpganNextpnr = 
# ==> OpenFpganEcppack = 
#
# file/PNGFileFilter.java
#
FpgaFilePng = PNG (*.png)
#
# file/XMLFileFilter.java
#
BoardMapXml = Filtr pliku XML
#
# gui/BoardEditor.java
#
FpgaBoardCancel = Anuluj
FPGABoardEditor = Edytor płytek FPGA
FpgaBoardFpgaParam = Konfiguracja FPGA
FpgaBoardLoadExternal = Wczytaj płytkę
FpgaBoardLoadFile = Wybierz plik XML z opisem płytki do załadowania
FpgaBoardLoadInternal = Płytka wbudowana
FpgaBoardName = Nazwa płytki:
FpgaBoardSave = Zapisz płytkę
FpgaBoardSaveDir = Wybierz katalog do zapisania pliku płytki:
FpgaBoardSelect = Wybierz wbudowaną płytkę do wczytania:
#
# gui/BoardManipulator.java
#
BoardManipLoad = Wczytaj zdjęcie płytki
BoardManipLoadError = Błąd ładowania pliku zdjęcia „%s”.
BoardManipLoadPng = Wybierz obrazek płytki FPGA
BoardMapRelAll = Zwolnij wszystkie komponenty
BoardMapRelease = Zwolnij komponent
FpgaBoardOverlap = Znaleziono nakładające się na siebie regiony! Nie można przetwarzać!
#
# gui/BoardPainter.java
#
BoardMapConstant = Stały %s
BoardMapOpen = Niepodłączony
BoardMapValue = wartość
BoardPainterError = Błąd wewnętrzny!
BoardPainterMsg1 = Kliknij tutaj, aby dodać zdjęcie płytki.
BoardPainterMsg2 = Obrazek powinien mieć co najmniej rozdzielczość
BoardPainterMsg3 = %d x %d pikseli (szerokość x wysokość)
BoardPainterMsg4 = dla najlepszego efektu podczas wyświetlania.
BoardPainterMsg5 = Plik zdjęcia musi być w formacie PNG.
BoardPainterMsg6 = Aktualne rozmiary: %d x %d
#
# gui/ComponentMapDialog.java
#
BoardMapActions = Działania:
BoardMapLoad = Wczytaj mapę
BoardMapMapped = Zmapowane komponenty:
BoardMapSave = Zapisz mapę
BoardMapTitle = Mapowanie komponentów do płytki FPGA
BoardMapUMTooltip = <html>Wybierz komponentu i umieść go na płytce.<br>Aby rozwinąć komponent (Port, DIP, …) lub zmienić jego typ (Przycisk<->Pin),<br>kliknij na nim dwukrtotnie.</html>
BoardMapUnmapped = Niezmapowane komponenty:
BoarMapFileSaved = Zapisane zmiany w pliku mapowania.
#
# gui/DialogNotification.java
#
FpgaBoardClose = Zamknij
#
# gui/FPGAClockPanel.java
#
FpgaFreqDivider = Wartość dzielnika:
FpgaFreqFrequency = Częstotliwość:
FpgaFreqTitle = Ustawienia zegara
# ==> FpgaFreqPreDivider =
# ==> FpgaFreqPreMultiplier =
#
# gui/FPGACommander.java
#
FpgaGuiAnnotate = Adnotacja
FpgaGuiAnnotationDone = Adnotacja wykonana
FpgaGuiAnnotationMethod = Metoda adnotacji
FpgaGuiBoardSelect = Płytka docelowa
FpgaGuiDownload = Tylko do pobrania
FpgaGuiExecute = Wykonaj
FpgaGuiExecution = Metoda działania
FpgaGuiHdlOnly = Generuj tylko HDL
FpgaGuiIdle = Bezczynny
# ==> FpgaGuiMainCircuit =
FpgaGuiProgress = Pasek postępu
FpgaGuiRelabelAll = Ponownie oznakuj wszystkie komponenty
FpgaGuiRelabelEmpty = Oznacz tylko elementy bez etykiet
FpgaGuiSettings = Ustawienia
FpgaGuiSoftwareSelect = Wybór pakietu Design Suite
FpgaGuiSyntAndD = Synteza i pobieranie
FpgaGuiTitle = Synteza i pobieranie:
FpgaGuiToolpath = Wybierz oprogramowanie %s
FpgaGuiWriteFlash = Zapisz do pamięci Flash
FpgaToolsNotFound = Wymagane narzędzia nie znajdują się w katalogu „%s”!
#
# gui/FPGAIOInformationSettingsDialog.java
#
# ==> FpgaRotationDefinition =
FpgaBoardClkFreq = Częstotliwość zegara:
FpgaBoardClkLoc = Lokalizacja pinów zegara:
FpgaBoardClkPin = Musisz określić lokalizację pinów zegara!
FpgaBoardClkProp = Ustawienia zegara
FpgaBoardClkPul = Zachowanie pinu ściągającego zegara:
FpgaBoardClkReq = Musisz określić częstotliwość zegara!
FpgaBoardClkStd = Standard pinu zegara:
FpgaBoardFlashLoc = Lokalizacja Flash:
FpgaBoardFlashType = Typ Flash:
FpgaBoardFpgaFam = Rodzina FPGA/CPLD:
FpgaBoardFpgaFamMis = Musisz określić rodzinę FPGA!
FpgaBoardFpgaPack = Pakiet FPGA/CPLD:
FpgaBoardFpgaPacMis = Musisz określić pakiet FPGA!
FpgaBoardFpgaPart = Część FPGA/CPLD:
FpgaBoardFpgaPartMis = Musisz określić część FPGA!
FpgaBoardFpgaProp = Ustawienia FPGA/CPLD
FpgaBoardFpgaSG = Klasa szybkości FPGA/CPLD:
FpgaBoardFpgaSpeedMis = Musisz określić klasę szybkości FPGA!
FpgaBoardFpgaVend = Producent FPGA/CPLD:
FpgaBoardFracError = Częstotliwość zegara nie może być częścią Hz
FpgaBoardFreqError = Częstotliwość zegara powinna zawierać tylko znaki »0«…»9« i ».«!
FpgaBoardJtagLoc = Lokalizacja FPGA/CPLD:
FpgaBoardJtagProp = Ustawienia JTAG
FpgaBoardMiscProp = Ustawienia różne
FpgaBoardPinUnused = Zachowanie nieuyżywanych pinów FPGA:
FpgaBoardUSBTMC = Pobieranie przez USBTMC
FpgaIoActivity = %s aktywność:
FpgaIoDelete = Usuń komponent
FpgaIoHeight = Wysokość:
# ==> FpgaArrayDefinition =
# ==> FpgaScanningDefinition = 
# ==> FpgaScanningDriving =
# ==> FpgaNrOfSegments =
# ==> FpgaNrOfDecodeBits = 
# ==> FpgaArrayDriving =
# ==> FpgaArrayRows =
# ==> FpgaArrayCols =
FpgaIoInpPins = Definicja pinów wejściowych:
FpgaIoIntError = Błąd formatowania wartości całkowitej dla %s %s
FpgaIoIOPins = Definicja pinów IO:
FpgaIoLabel = Etykieta opcjonalna:
FpgaIoLocation = Lokalizacja %s:
FpgaIoOutpPins = Definicja pinów wyjściowych:
FpgaIoPinLoc = Musisz określić lokalizację %s!
FpgaIoProperties = właściwości
FpgaIoPull = Rodzaj ściągania:
FpgaIoRecProp = Prostokątny
FpgaIoRectError = Nowo określony prostokąt pokrywa się z innym prostokątem!
FpgaIoRectHNLE = Wysokość prostokąta jest zbyt mała!
FpgaIoRectTHeigt = Nowo określony prostokąt jest zbyt wysoki!
FpgaIoRectTWide = Nowo określony prostokąt jest za szeroki!
FpgaIoRectWNLE = Szerokość prostokąta jest za mała!
FpgaIoStandard = Standard I/O:
FpgaIoStrength = Wytrzymałość napędu:
FpgaIoWidth = Szerokość:
FpgaIoXpos = Pozycja X:
FpgaIoYpos = Pozycja Y:
#
# gui/IOComponentSelector.java
#
FpgaBoardDefine = Zdefiniuj %s
FpgaBoardIOResources = Wybierz zasób I/O:
#
# gui/ListModelCellRenderer.java
#
FATAL_MSG = ****** FATAL ******
SEVERE_MSG = ****** SEVERE ******
#
# gui/PartialMapDialog.java
#
FpgaBoardDone = Gotowe
FpgaInputsMap = Mapowanie wejść
FpgaIOsMap = Mapowanie I/O
FpgaMapTo = -> mapuj do ->
FpgaNotMapped = Niezmapowane
FpgaOutputsMap = Mapowanie wyjść
#
# menu/MenuFPGA.java
#
FPGACommander = Synteza i pobieranie…
FPGAMenu = FPGA
#
# prefs/FPGAOptions.java
#
Browse = Przeglądaj
EditColHighlight = Podświetlenie komponentu:
# ==> EditColMove =
EditColors = Edycja kolorów
EditColResize = Zdefiniowana zmiana rozmiaru składnika koloru:
EditColSel = Zdefiniowany komponent:
FpgaGuiWorkspaceError = Nazwa katalogu roboczego nie może zawierać spacji!
FpgaGuiWorkspacePath = Wybór katalogu roboczego
FPGAHelp = Ustawienia związane z FPGA
FPGATitle = Commander FPGA
FPGAWorkSpace = Katalog roboczy:
HDLLanguageUsed = Sprzętowy język opisu używany dla FPGA:
MapColor = Komponent zmapowany:
MapColors = Kolory mapy płytki:
SelectCol = Element zaznaczalny:
SelectMapCol = Zaznaczalny zmapowany element:
SelMapCol = Zaznaczony zmapowany element:
ReporterOptions = Opcje raportu kontroli projektu (DRC)
SupressGatedClock = Pomijaj ostrzeżenia dot. bramkowania zegara.
SupressOpenInput = Pomijaj ostrzeżeia o otwartych wejściach.
Verilog = Verilog
VHDL = VHDL
VhdlKeywordUpperCase = Zapisuj słowa kluczowe VHDL wielkimi literami
VhdlOptions = Opcje VHDL:
#
# prefs/SoftwaresOptions.java
#
ISEToolPath = Ścieżka narzędzia Xilinx ISE:
QuartusToolPath = Ścieżka narzędzia Altera/Intel Quartus Prime:
softwaresHelp = Ustawianie ścieżek oprogramowania innych firm
softwaresQuestaPathButton = Przeglądaj…
softwaresQuestaPathLabel = Ścieżka do Questa Advanced Simulator:
softwaresQuestaValidationLabel = Użyj Questa Advanced Simulator do walidacji elementów HDL
softwaresTitle = Oprogramowanie
VivadoToolPath = Ścieżka do Xilinx Vivado:
# ==> openfpgaToolPath = 
