FPGANotSupported = nicht unterstützt
FPGASupported = unterstützt
FPGAUnknown = unbekannt
FPGAHdlRequired = für HDL erforderlich
#
# file/FileWriter.java
#
fileCreateHDLFile = Erstelle HDL-Datei: %s
fileHDLFileExists = HDL-Datei existiert bereits: %s
fileCreateScriptFile = Erstelle Skriptdatei: %s
fileScriptsFileExists = Skriptdatei existiert bereits: %s
fileUnableToCreate = Erstellen der Datei ist nicht möglich: %s
fileUnableToWrite = Schreiben in die Datei ist nicht möglich: %s
#
# data/LedArrayDriving.java
#
LedDefault = LED-Array mit direkter LED-Ansteuerung
LedRowScanning = LED-Array mit Reihen-Multiplexing
LedColumnScanning = LED-Array mit Spalten-Multiplexing
RgbDefault = RGB-Array mit direkter LED-Ansteuerung
RgbRowScanning = RGB-Array mit Reihen-Multiplexing
RgbColScanning = RGB-Array mit Spalten-Multiplexing
#
# data/SevenSegmentScanningDriving.java
#
SevenSegDecoded = 7-Segment-Anzeigefeld mit externem Decoder
SevenSegScanningActiveLow = 7-Segment-Anzeigefeld mit low-aktiver Stellenauswahl
SevenSegScanningActiveHi = 7-Segment-Anzeigefeld mit high-aktiver Stellenauswahl
#
# data/ComponentMapParser.java
#
BoardMapErrorCD = BUG: Fehler beim Erstellen eines DOM-Dokuments.
BoardMapErrorPF = Ein Fehler trat während dem Parsen der geladenen Dateien auf.
BoardMapUnknown = Es sind keine oder unbekannte Fehler aufgetreten.
BoardMapWrongBoard = Das geladene Dokument ist keine Map-Datei für das momentan ausgewählte Board.
BoardMapWrongCircuit = Das geladene Dokument ist keine Map-Datei für das momentan ausgewählte Toplevel.
#
# data/ConstantButton.java
#
FpgaMapSpecConst = Konstanten Wert festlegen:
FpgaMapSpecErr = Die Konstante sollte dezimal oder hexadezimal (mit vorangestelltem 0x) angegeben werden!
#
# data/IOComponentTypes.java
#
FpgaIoPin = Pin
FpgaIoPins = Pin %d
DipSwitchZero = Erster Schalter links
DipSwitchCW90 = Erster Schalter oben
DipSwitchCCW90 = Erster Schalter unten
SevenSegmentZero = Segment a oben
SevenSegmentCW90 = Segment a rechts
SevenSegmentCCW90 = Segment a links
LEDArrayZero = row0 col0 unten links
LEDArrayCW90 = row0 col0 oben links
LEDArrayCCW90 = row0 col0 unten rechts
#
# data/MapComponent.java
#
MapOpen = Nicht verbunden
#
# designrulecheck/CorrectLabel.java
#
IllegalChar = enthält das illegale Zeichen „%c“, bitte umbenennen.
ReservedVerilogKeyword = ist ein reserviertes Verilog-Schlüsselwort, bitte umbenennen.
ReservedVHDLKeyword = ist ein reserviertes VHDL-Schlüsselwort, bitte umbenennen.
VerilogKeywordNameError = Die eingegebene Bezeichnung entspricht einem Verilog-Schlüsselwort. Bitte geben Sie einen anderen Namen an.
VHDLKeywordNameError = Die eingegebene Bezeichnung entspricht einem VHDL-Schlüsselwort. Bitte geben Sie einen anderen Namen an.
#
# designrulecheck/Netlist.java
#
BuildingNetlistFor = Aufbau der Netzliste für Blatt „%s“.
CircuitInfoString = Der Schaltkreis „%s“ hat %d Netze und %d Busse.
DRCPassesString = Der Schaltkreis „%s“ hat die DRC-Prüfung bestanden.
EmptyNamedSheet = Es wurde ein Blatt in Ihrem Design mit einem leeren Namen gefunden. Dies ist nicht erlaubt, bitte geben Sie einen Namen an!
FoundBadComponent = Gefunden, dass die Komponente „%s“ in der Schaltung „%s“.
HDL_CompNameIsLabel = Eine oder mehrere Komponenten gefunden, die ein Label haben, das dem Schaltkreisnamen entspricht. Dies wird nicht unterstützt.
HDL_DuplicatedLabels = Ein oder mehrere duplizierte Label wurden gefunden. Bitte machen Sie Label eindeutig.
HDL_LabelInvalid = Ein ungültiges Label wurde gefunden.
HDL_noLabel = Eine oder mehrere Komponenten ohne Label gefunden. Bitte beschriften Sie sie oder verwenden Sie die Annotationsfunktion.
HDL_Tristate = Es wurde ein Tri-State-Treiber oder ein oder mehrere potenzialfreie Ausgänge für eine oder mehrere Komponente(n) gefunden. Dies wird nicht unterstützt.
HDL_unsupported = Eine oder mehrere Komponenten in Ihrer Schaltung gefunden, die für die HDL-Generierung nicht unterstützt werden.
MultipleSheetSameName = Es wurde mehr als ein Blatt in Ihrem Entwurf mit dem Namen: %s gefunden. Dies ist nicht erlaubt, bitte achten Sie darauf, dass alle Blätter einen eindeutigen Namen haben!
NetAdd_ComponentWidthMismatch = Es wurden zwei Komponenten gefunden, die mit unterschiedlichen Bitbreiten miteinander verbunden sind.
NetList_BitwidthError = Es wurde ein Problem mit der Bitbreite der Verbindung gefunden.
NetList_CircuitGated = ----> Torgesteuerte Instanz
NetList_CircuitGatedNotGated = Habe eine Schaltung gefunden, die mit torgesteuerten und nicht-torgesteuerten Taktkomponenten verwendet wird (siehe Trace-Liste unten). Dies wird nur für die einfachsten Fälle unterstützt!
NetList_CircuitNotGated = ----> Nicht-torgesteuerte Instanz
NetList_duplicatedSplitter = Identische Verteiler am gleichen Ort gefunden.
NetList_emptynets = Nicht verbundenes Netz gefunden!
NetList_GatedClock = Es wurde ein torgesteuerter Takt gefunden. Vorsicht, die echte Hardware funktioniert möglicherweise nicht richtig!
NetList_GatedClockInt = ----> Dazwischenliegende torgesteuerte Taktleitung
NetList_GatedClockSink = ----> Senke(n) der torgesteuerten Taktleitung
NetList_GatedClockSource = ----> Quelle der torgesteuerten Taktleitung
NetList_IOError = Eine oder mehrere Komponenten mit I/O-Pins gefunden, die nicht unterstützt werden.
NetList_NoClockConnection = Es wurde eine Komponente mit einem nicht angeschlossenen Takteingang gefunden!
NetList_NoEndSplitterConnections = Es wurde ein Verteiler mit einem oder mehreren Pins gefunden, die mit einem Netz verbunden sind, aber nicht mit dem Wurzelbus.
NetList_NoSplitterConnection = Es wurde ein Verteiler gefunden, der keine Signale vom Bus zur Ausfächerung transportiert.
NetList_NoSplitterEndConnections = Es wurde ein Verteiler mit einem oder mehreren nicht verbundenen Ausfächerungsanschlüssen gefunden.
NetList_PossibleGatedClock = Es wurde ein möglicherweise torgesteuerter Takt auf höchstem Niveau gefunden! Vorsicht, die echte Hardware funktioniert möglicherweise nicht richtig!
NetList_ShortCircuit = Ein Netz mit mehreren Treibern gefunden (Kurzschluss).
NetList_SourceWithoutSink = Eine Quelle ohne (eine) Senke(n) gefunden!
NetList_TraceListBegin = ===> Start der Trace-Liste
NetList_TraceListEnd = ===> Ende der Trace-Liste
NetList_UnconnectedInput = Einen nicht angeschlossenen Eingang (Bit(s)) gefunden!
NetList_UnconnectedInputs = Eine Komponente mit nicht angeschlossenen Eingängen gefunden!
NetList_UnconnectedOutput = Einen nicht angeschlossenen Ausgang (Bit(s)) gefunden!
NetList_UnsourcedSink = Ich habe eine Senke ohne Quelle gefunden!
NetListBuild = Netzliste für Schaltung „%s“ erstellen (%d/7)
NetMerge_BitWidthError = Versuch: Netze unterschiedlicher Größe zusammenzuführen.
TopLevelNoIO = Der Toplevel „%s“ hat keine(n) Eingäng(e) und/oder keine Ausgäng(e)!
#
# download/AlteraDownload.java
#
AlteraCofFile = Erzeugen einer COF-Datei für das Flashen
AlteraDetectDevice = Angeschlossenes Board erkannt
AlteraErrorCof = Fehler beim Erzeugen der COF-Datei.
AlteraFlash = Flashen der Bit-Datei
AlteraFlashError = Während des Flashens ist ein Fehler aufgetreten.
AlteraFlashFailure = Fehler beim Flashen der Bit-Datei.
AlteraJicFile = Generierung einer JIC-Datei für das Flashen
AlteraJicFileError = Fehler bei der Erstellung der JIC-Datei.
AlteraNoCof = Fehler, keine COF-Datei gefunden.
AlteraNoSofFile = Altera Bit-Datei nicht vorhanden, kann keine JIC-Datei erzeugen.
AlteraOptimize = Optimierung des Altera-Projekts
AlteraProgSof = Flash-Programmierer auf das Gerät laden.
AlteraProgSofError = Datei „%s“ nicht gefunden.
AlteraProgSofFailure = Fehler beim Laden des Flash-Programmierers auf das Gerät.
AlteraProject = Erstellen von Altera-Projektdateien
AlteraSyntPRBit = Altera-Synthese, P&R, und Bit-Datei erstellen; dies kann einige Zeit dauern.
#
# download/Download.java
#
FPGABoardNotConnected = Keine angeschlossenes FPGA-Board gefunden.
FPGABoardSelection = Zu programmierendes Board auswählen
FPGACancelWait = Abbrechen… Bitte warten
FPGADownloadAborted = Download abgebrochen.
FPGADownloadBitfile = Herunterladen des Designs auf das Board.
FPGADownloadCancel = Nein, abbrechen
FpgaDownloadInfo = Generierung von FPGA-Dateien und Durchführung des Downloads; dies kann einige Zeit dauern.
FPGADownloadOk = Ja, Download
FPGAExecutionFailure = Fehler in Stufe „%s“ gefunden
FpgaGuiCanceling = Abbrechen!
FPGAInterrupted = Vom Benutzer unterbrochen.
FPGAInterruptedError = %s Download wurde unterbrochen!
FPGAIOError = Interne IO-Exception in %s Download
FPGAMapNotComplete = Nicht alle IO-Komponenten wurden auf die Karte „%s“ abgebildet; bitte alle Komponenten zuordnen, um fortzufahren!
FPGAMultipleBoards = Es wurden %d angeschlossenen Boards gefunden. Wählen Sie aus, welche programmiert werden soll…
FPGANameContainsSpaces = Die Datei „%s“ enthält ein Leerzeichen.\nLeerzeichen sind von der HDL-Synthese-Engine nicht erlaubt.\nBitte benennen Sie Ihre Datei und Ihr Verzeichnis um, damit Sie keine Leerzeichen enthalteb.
FPGAState0 = Design Rule Check (DRC) durchführen
FPGAState1 = Hardwarebeschreibungssprachendateien (HDL-Dateien) erzeugen
FPGAState2 = Überprüfen Sie die I/O-Ressourcen auf dem Board.
FPGAState3 = Abbildung von I/O-Ressourcen auf das Board
FPGAState4 = Erstellen von Download-Skripten
FPGAStaticExecutionFailure = Fehler bei der Ausführung.
FPGAVerifyMsg1 = Vergewissern Sie sich, dass Ihr Board angeschlossen ist und Sie bereit zum Herunterladen sind.
FPGAVerifyMsg2 = Bereit zum Download?
#
# download/DownloadBase.java
#
FpgaIncompleteMap = Das Design wurde nicht vollständig gemappt!
FpgaNotCompleteMap = Es wurden nicht alle Komponenten gemappt.\nAlle nicht gemappten Eingänge werden auf 0cgesetzt.\nAlle nicht gemappten Ausgänge und IOs werden nicht nicht angeschlossen.\nWeiter?
#
# download/VivadoDownload.java
#
VivadoBitstream = Bitstream erzeugen
VivadoProject = Vivado-Projekt erstellen
#
# download/XilinxDownload.java
#
XilinxBit = Erzeugen einer Bit-Datei
XilinxContraints = Hinzufügen von Einschränkungen
XilinxFlashMissing = Auf dem Board „%s“ konnte der Flash nicht gefunden werden.
XilinxMap = Mapping Design
XilinxOpenFailure = Auf die Datei „%s“ konnte nicht zugegriffen werden.
XilinxPAR = Platzierung und Routing des Designs
XilinxSynth = Projekt Synthetisieren
XilinxUsbTmc = USBTMC-Gerät konnte nicht gefunden werden
XilinxUsbTmcError = Herunterladen durch USBTMC fehlgeschlagen
#
# download/OpenFpgaDownload.java
#
OpenFpgaGhdl = Umwandlung der VHDL-Beschreibung
OpenFpgaYosys = Logiksynthese mit Yosys
OpenFpganNextpnr = Platzieren und Routen mit nextpnr
OpenFpganEcppack = Trellis-Bit-Datei erstellen
#
# file/PNGFileFilter.java
#
FpgaFilePng = PNG-Dateien (*.png)
#
# file/XMLFileFilter.java
#
BoardMapXml = XML-Datei filter
#
# gui/BoardEditor.java
#
FpgaBoardCancel = Abbrechen
FPGABoardEditor = FPGA Board Editor
FpgaBoardFpgaParam = FPGA konfigurieren
FpgaBoardLoadExternal = Board laden
FpgaBoardLoadFile = Wähle die zu ladende Board-Beschreibungsdatei (XML-Format).
FpgaBoardLoadInternal = Built-in Board
FpgaBoardName = Board Name:
FpgaBoardSave = Board speichern
FpgaBoardSaveDir = Ordner auswählen, in die die Board-Datei gespeichert werden soll.
FpgaBoardSelect = Wähle zu ladendes Built-in Board:
#
# gui/BoardManipulator.java
#
BoardManipLoad = Bild vom Board laden
BoardManipLoadError = Fehler beim Laden der Bild-Datei
BoardManipLoadPng = Das zu nutzende Bild des FPGA Boards auswählen
BoardMapRelAll = Alle Komponenten freigeben
BoardMapRelease = Komponente freigeben
FpgaBoardOverlap = Überlappende Bereiche gefunden! Kann nicht verarbeitet werden!
#
# gui/BoardPainter.java
#
BoardMapConstant = Konstante %s
BoardMapOpen = Nicht verbunden
BoardMapValue = Wert
BoardPainterError = INTERNER FEHLER!
BoardPainterMsg1 = Hier klicken, um ein Boardbild hinzuzufügen.
BoardPainterMsg2 = Die Mindestauflösung für das Bild des Boards beträgt
BoardPainterMsg3 = %d x %d Pixel (Breite x Höhe)
BoardPainterMsg4 = für die beste grafische Darstellung.
BoardPainterMsg5 = Das Bild des Boards muss vom Typ PNG sein
BoardPainterMsg6 = Momentane Auflösung: %d x %d
#
# gui/ComponentMapDialog.java
#
BoardMapActions = Aktionen:
BoardMapLoad = Map laden
BoardMapMapped = Mapped Komponenten:
BoardMapSave = Map speichern
BoardMapTitle = Komponenten auf FPGA-Board mappen
BoardMapUMTooltip = <html>Wählen Sie eine Komponente aus und platzieren Sie sie auf der Platine.<br>Um eine Komponente zu erweitern (Port, DIP, …) oder den Typ zu ändern (Button<->Pin),<br>doppelklicken Sie sie.</html>
BoardMapUnmapped = Nicht zugeordnete Komponenten:
BoarMapFileSaved = Änderungen der Map-Datei wurden gespeichert.
#
# gui/DialogNotification.java
#
FpgaBoardClose = Schließen
#
# gui/FPGAClockPanel.java
#
FpgaFreqDivider = Teilerwert:
FpgaFreqFrequency = Frequenz:
FpgaFreqTitle = Takteinstellungen
FpgaFreqPreDivider = Vorteiler:
FpgaFreqPreMultiplier = Vorvervielfacher:
#
# gui/FPGACommander.java
#
FpgaGuiAnnotate = Beschriften
FpgaGuiAnnotationDone = Beschriftung abgeschlossen
FpgaGuiAnnotationMethod = Beschriftungsmethode
FpgaGuiBoardSelect = Ziel-Board
FpgaGuiDownload = Nur downloaden
FpgaGuiExecute = Ausführen
FpgaGuiExecution = Aktionsmethode
FpgaGuiHdlOnly = Nur HDL generieren
FpgaGuiIdle = Leerlauf
FpgaGuiMainCircuit = Toplevel
FpgaGuiProgress = Ladebalken
FpgaGuiRelabelAll = Alle Komponenten neu benennen
FpgaGuiRelabelEmpty = Komponenten ohne Label benennen
FpgaGuiSettings = Einstellungen
FpgaGuiSoftwareSelect = Auswahl der Design Suite
FpgaGuiSyntAndD = Synthetisieren & Herunterladen
FpgaGuiTitle = Synthetisieren & Herunterladen:
FpgaGuiToolpath = %s Software auswählen
FpgaGuiWriteFlash = Auf Flash schreiben
FpgaToolsNotFound = Benötigte Werkzeuge nicht im Verzeichnis „%s“ gefunden!
#
# gui/FPGAIOInformationSettingsDialog.java
#
FpgaRotationDefinition = Rotation der Map-Komponente:
FpgaBoardClkFreq = Taktfrequenz:
FpgaBoardClkLoc = Lage der Taktpins:
FpgaBoardClkPin = Die Lage des Taktpins muss angeben werden!
FpgaBoardClkProp = Taktbezogene Einstellungen
FpgaBoardClkPul = Taktpin pull verhalten:
FpgaBoardClkReq = Taktfrequenz muss angeben werden!
FpgaBoardClkStd = Standardtaktpin:
FpgaBoardFlashLoc = Lage des Flash:
FpgaBoardFlashType = Typ des Flash:
FpgaBoardFpgaFam = FPGA/CPLD-Familie:
FpgaBoardFpgaFamMis = Die FPGA/CPLD-Familie muss angegeben werden!
FpgaBoardFpgaPack = FPGA/CPLD-Gehäuse:
FpgaBoardFpgaPacMis = Das FPGA-Gehäuse muss angegeben werden!
FpgaBoardFpgaPart = FPGA/CPLD-Typ:
FpgaBoardFpgaPartMis = Das FPGA/CPLD-Typ muss angegeben werden!
FpgaBoardFpgaProp = FPGA/CPLD bezogene Einstellungen
FpgaBoardFpgaSG = FPGA/CPLD-Geschwindigkeitsstufe
FpgaBoardFpgaSpeedMis = Die Geschwindigkeitsstufe muss angegeben werden!
FpgaBoardFpgaVend = FPGA/CPLD-Anbieter
FpgaBoardFracError = Die Taktfrequenz kann nicht ein Bruchteil eines Hz sein.
FpgaBoardFreqError = Die Taktfrequenz sollte nur die Zeichen [0…9] und [.] enthalten!
FpgaBoardJtagLoc = Position des FPGA/CPLD:
FpgaBoardJtagProp = JTAG-chain-bezogene Einstellungen
FpgaBoardMiscProp = Misc. Einstellungen
FpgaBoardPinUnused = Verhalten nicht benutzter FPGA-Pins:
FpgaBoardUSBTMC = Mit USBTMC herunterladen
FpgaIoActivity = %s Aktivität:
FpgaIoDelete = Komponente entfernen
FpgaIoHeight = Höhe:
FpgaIoInpPins = Definition der Eingangspin(s):
FpgaArrayDefinition = LED/RGB Array definition:
FpgaScanningDefinition = Sieben-Segmentanzeigenfelddefinition:
FpgaScanningDriving = Ansteuerungsmodus:
FpgaNrOfSegments = Anzahl der Siebensegmentanzeigefelder:
FpgaNrOfDecodeBits = Anzahl der Adressbits:
FpgaArrayDriving = Betriebsmodus:
FpgaArrayRows = Anzahl der Reihen:
FpgaArrayCols = Anzahl der Spalten:
FpgaIoIntError = Ganzzahl Formatfehler %s %s
FpgaIoIOPins = Definition der I/O-Pin(s):
FpgaIoLabel = Optionale Label:
FpgaIoLocation = %s lage:
FpgaIoOutpPins = Definition der Ausgangspin(s):
FpgaIoPinLoc = Einen Speicherort für %s muss angeben werden!
FpgaIoProperties = Eigenschaften
FpgaIoPull = Pull-Verhalten:
FpgaIoRecProp = Rechteck
FpgaIoRectError = Das neu angegebene Rechteck überschneidet sich mit einem anderen!
FpgaIoRectHNLE = Höhe des Rechtecks ist zu gering!
FpgaIoRectTHeigt = Das neu angegebene Rechteck ist zu hoch!
FpgaIoRectTWide = Das neu angegebene Rechteck ist zu breit!
FpgaIoRectWNLE = Breite des Rechtecks ist zu gering!
FpgaIoStandard = I/O-Standart:
FpgaIoStrength = Triebkraft:
FpgaIoWidth = Breite:
FpgaIoXpos = X-Position:
FpgaIoYpos = Y-Position:
#
# gui/IOComponentSelector.java
#
FpgaBoardDefine = Definieren als %s
FpgaBoardIOResources = I/O-Ressource auswählen:
#
# gui/ListModelCellRenderer.java
#
FATAL_MSG = ****** FATAL ******
SEVERE_MSG = ****** SCHWERWIEGEND ******
#
# gui/PartialMapDialog.java
#
FpgaBoardDone = Fertig
FpgaInputsMap = Zuordnung der Eingänge
FpgaIOsMap = Zuordnung der I/O
FpgaMapTo = -> Zuordnung zu ->
FpgaNotMapped = Nicht zugeordnet
FpgaOutputsMap = Zuordnung der Ausgänge
#
# menu/MenuFPGA.java
#
FPGACommander = Synthetisieren
FPGAMenu = FPGA
#
# prefs/FPGAOptions.java
#
Browse = Durchsuchen
EditColHighlight = Definierte Farbe zum Hervorheben der Komponenten:
EditColMove = Definierte Farbe zum Bewegen der Komponenten:
EditColors = Farben des Board-Editors
EditColResize = Definierte Farbe für Größenänderung von Komponenten
EditColSel = Definierte Komponentenfarbe:
FpgaGuiWorkspaceError = Der Pfad zum Arbeitsverzeichnis darf keine Leerzeichen enthalten!
FpgaGuiWorkspacePath = Auswahl des Arbeitsverzeichnisses
FPGAHelp = Alle Einstellungen, die sich auf den FPGA-Commander beziehen.
FPGATitle = FPGA-Commander-Einstellungen
FPGAWorkSpace = Position des Arbeitsbereichs:
HDLLanguageUsed = Hardwarebeschreibungssprache für den FPGA-Commander:
MapColor = Farbe für zugeordnete Komponenten:
MapColors = Board Map-Farbe:
ReporterOptions = DRC-Reporter-Optionen
SelectCol = Farbe für auswählbare Komponenten:
SelectMapCol = Farbe für auswählbare zugeordnete Komponenten:
SelMapCol = Ausgewählte gemappte Komponentenfarbe:
SupressGatedClock = Unterdrücke Warnungen über torgesteuerte Taktsignale im Entwurfsregel-Prüfbericht.
SupressOpenInput = Unterdrücke Warnungen über offene Eingänge im Entwurfsregel-Prüfbericht.
Verilog = Verilog
VHDL = VHDL
VhdlKeywordUpperCase = VHDL-Schlüsselwörter groß schreiben
VhdlOptions = VHDL-Optionen:
#
# prefs/SoftwaresOptions.java
#
ISEToolPath = Pfad zu Xilinx ISE:
QuartusToolPath = Pfad zu Altera/Intel Quartus Prime:
softwaresHelp = Legen Sie die Pfade von Drittanbietersoftware fest.
softwaresQuestaPathButton = Durchsuchen…
softwaresQuestaPathLabel = Pfad zu Questa Advanced Simulator:
softwaresQuestaValidationLabel = Verwenden Sie den Questa Advanced Simulator, um HDL-Entitäten zu validieren.
softwaresTitle = Software
VivadoToolPath = Pfad zu Xilinx Vivado:
openfpgaToolPath = Pfad zu den OpenFPGA-ECP5-Werkzeugen:
